Página 47 - Coordinación de Servicios de Información

modo serial, se tiene una entrada en serie senci lla de un bit y una salida en serie sencilla de un
bit; y la información se transfiere de bit a bit, siendo a uno cada vez.
Las operaciones en serie son mas lentas, pero requieren menos equipo; para demostrar el
modo serie de operación presentamos el di seño de un sumador en serie. La operación se realiza
como sigue: Se cuenta con dos registros de corrimi ento disponibles para almacenar los números
que se agregan de forma serial. las salidas serial es de los registros, se asignan con variable x: y
Un registro A almacena un sumando y el registro B, al otro sumando. Las salidas seriales (So) de
A y B suministran un par de bits signifi cativos para la suma de (X + 1). La salida Q de los Flip–
Flops da el arrastre de entrada Z. El cont rol de desplazamiento a la derecha habilita ambos
registros, y el Flip-Flop del bit de arrastre, así, en el siguiente pul so, se desplazan a la derecha, el
bit suma S entra en el bit mas signifi cativo del registro A, y e l CaUT, se transmi te al Flip-Flop
Q. Así , para cada pul so de reloj , se transmite un bit suma nuevo al registro A, un nuevo bit de
arrastre a Q, y el desplazamiento de ambos registros a la derecha.
El diseño del circuito secuencial, implica dos entradas X & Y, provenientes de los registros (
Par de bits significati vos ), una salida S, que es el bit suma, y un Flip-Flop que almacene el
arrastre, así, tenemos que las funciones para la suma se deri van de la siguiente tabla de estados:
Notamos que las entradas de la tabla de estado, son las mismas que la tabla de verdad del
sumador completo con la excepciones, de que el input carry ahora es el estado presente Q, y el
carry out representa el estado siguiente de Q. SUdiagrama de estado es el siguiente:
x'y'
x'y
xy'
xy
x'y'
Figura NO.9: Diagrama de estados del sumador serial
página 2-5
x'y
xy'
xy