MULTIPUCANDO
2=0
si
P=O
REGISTRO B
VERIFICACIÓN
I
DE CERO
~
CONTADOR P
I
LÓGICA
C
out
SUMADOR
~
DE
r4
CONTROL
PA RA LELO
n
n
n
S
(mirio)
r-~
SUMA
MUtTIPUCAOOR
o
---1
e
:---t
REGISTRO A
REGISTRO
Q
,...
~
Fm.
7 DIAGRAMA DE BLOQUES DE UN MUL11PI.ICADOR BINARIO.
La lógica de control permanece en un estado inicial hasta que la señal de inicio S se vuelve l . Después,
el sistema realiza la multiplicación. La suma de
A
y
B
forma el producto parcial que se transfiere a
A .
El
acarreo de salida de la adición, sea O o 1, se transfiere a
C.
Tanto el producto parcial en
A
como el
multiplicador en
Q
se desplazan a la derecha. El bit menos significativo de
A
se corre a la posición más
significativa de
Q;
el acarreo desde
e
se desplaza a la posición más significativa de
A;
y
Ose corre a
C.
Después de la operación de corrimiento a la derecha, un bit del producto parcial se transfiere a
Q.
mientras que los bits del multiplicador de
Q
se corren una posición a la·derecha. En esta forma, el bit
menos significativo del registro
Q,
designado por
QO.contiene
siempre el bit del multiplicador que se
debe inspeccionar a continuación. La lógica de control recibe este bit
y
también la salida Z de un
circuito que verifica si
P
es cero. Estas dos entradas son las condiciones de estado de procesador de
datos . La entrada inicial S es una entrada externa. Las salidas de la lógica de control inicial las
microoperaciones requeridas en el registro .
Algoritmo de la máquina de estados ASM o Diagrama d e Flujo
En la siguiente figura se presenta un diagrama de flujo que muestra la secuencia de operaciones en el
multiplicador binario. Inicialmente, el multiplicando está en
B
y
el multiplicador en
Q.
El proceso de
multiplicación comienza cuando S se vuelve l . El registro
A
y
el flip-flop
e
se reinician a O
y
el
contador de secuencia
P
se carga con un número binario
n,
que es igual al número de bits en el
multiplicador. Después se entra en un ciclo que sigue formando los productos parciales.
página
3-18