Ané/ls/s del Problema. Hay dos entradas, del switch de modo
y
del botón de pulso
manual. Formalicemos las variables del problema. Digamos pues que la salida del switch de
modo sea MAN,
y
que MAN=V
es
el modo manual
y
MAN=F sea el modo automático.
Ahora digamos que la salida del botón del modo manual sea PB,
y
asl PBsV
si
el botón
está presionado,
y
PB=F
si
el botón no está presionado. Digamos ahora que la salida del
reloj será CLK
y
como
es
obvio, la salida verdadera implicará un nivel de voltaje alto, asl
como la salida falsa, un voltaje mlnimo.
Hemos omitido un punto crucial en el planteamiento del problema: La salida del reloj
debe ser libre de picos espurios. La forma mas general de evitar picos
es
evitando
compuertas en las lineas que deben estar libres de picos.
¿
Cómo podemos construir algo
sin compuertas? Los Flip-Flop comerciales están diseflados para tener salidas libres de
riesgo,
y
usando salidas de Flip-Flop
es
la manera mas conveniente de eliminar
compuertas. Obtendremos la salida del reloj CLK directamente de un Flip-Flop. Estamos
listos ahora para crear un
A S.
M.
que describa el funcionamiento del circuito.
Algoritmo para el Reloj. Nuestro sistema
es
un circuito slncrono temporizado por un
oscilador corriendo en forma constante, lo cual nos manejará el sistema. La salida CLK
tiene dos niveles, V
y
F, para que usemos dos estados
AS.M.,
uno para CLK=V
y
el otro
para CLK=F. El problema de diseflo consiste en hacer encajar el modo manual en todo el
planteamiento anterior.
FI
I /PresiOn
~
'
V Ma""a'
MAN
~---K
Aulo
PrasiOn
~
F
lf-----v
-1-----'
v
I
ClKI :~
PB
v
Presión
F
F
V
'-------<.
MAN
>-'---
PB
Automático
Manual
s/Presión
Un
A.
S.
M.
para un reloj de sistema.
El
A S.
M.
ignora el botón
a
menos que el switch de modo esté en manual. En el modo
automático, el estado activo alterna entre BAJO
y
AL
ro,
produciendo una salida CLK de la
mitad de frecuencia que la del oscilador como
se
muestra en el siguiente diagrama de
tiempos:
Oscilador V
F
CLK
V~
F
Tiempo::>
página 3-13