Página 97 - Coordinación de Servicios de Información
Versión de HTML Básico
A,
O
O
O
O
O
O
O
O
1
1
1
1
1
1
1
CONTADOR
FlIP-FLOP'S
I
A,
I
A,
I
A,
E
I
F
CONDICIONES
ESTADO
O
O
O
1
O
A,=O , A,-O
T,
O
O
1
O
O
O
1
O
O
O
O
1
1
O
O
1
O
O
O
O
A,-1, A,-O
1
O
1
1
O
1
1
O
1
O
1
1
1
1
O
O
O
O
1
O
A,=O,A,=1
O
O
1
O
O
O
1
O
O
O
O
1
1
O
O
1
O
O
O
O
A,=1 , A,-1
1
O
1
1
O
T,
1
O
1
1
1
T
o
Tabla
1.
Secuencia de las operaciones en el disefio de ejemplo.
PROCESADOR
DE
DATOS
El diagrama
ASM
da toda la información necesaria para diseñar el sistema digital. Los
requisitos para el diseño del subsistema procesador de datos
se
especifican dentro de las
casillas de estado
y
condicionales. El control lógico
se
determina mediante las casillas de
decisión
y
las transiciones de estado requeridas.
Un diagrama que muestra el Hardware para el ejemplo de disefio
se
muestra en la figura
8. El subsistema de control
se
ilustra solo con sus entradas
y
salidas. El procesador de
datos consta de un contador binario de
4
bits, dos flip-flops y un número de compuertas. El
contador
se
incrementa con cada pulso de reloj cuando el control está en el estado T,.
Se despeja solo cuando el control se encuentra en el estado en el estado T
o
Y S es igual
a
1.
Esta operación condicional requiere una compuerta ANO para garantizar que ambas
condiciones estén presentes. Las otras dos operaciones condicionales usan otras dos
compuertas ANO para ajustar despejar el flip-flop
E.
El flip-flop F
se
ajusta condicionalmente durante el estado T,. Obsérvese que todos los
flip-flops
y
registros, incluyendo los f1ip-f1ops en el control, utilizan una fuente común de
pulso de reloj.
Este ejemplo demuestra un método de diseño digital empleando el diagrama ASM. El
disefio del subsistema de control requiere la aplicación de procedimientos de diseño
basados en la teoría de la lógica secuencial.
página
3-7
