Una casilla de estado sin casillas de decisión
o
condicionales constituye un bloque
simple.
Cada bloque en el diagrama ASM describe el estado del sistema durante el intervalo de
un pulso de reloj
Las operaciones dentro de las casillas de estado
y
condicionales en
la
figura
5
se
ejecutan con un pulso común de reloj mientras el sistema se encuentra en et estado T" el
mismo pulso de reloj también transfiere
el
sistema controlador
a
uno de los estados
siguientes
(T" T"
o
T
J
como dictan los valores binarios de E
y
F.
El diagrama ASM
es
muy similar
a
un diagrama de estado: cada bloque de estado
es
equivatente
a
un estado en un circuito secuencial. La casilla de decisión
es
equivalente
a
la
información binaria escrita
a lo
largo de las lineas dirigidas que conectan dos estados en un
diagrama de estado. Como consecuencia, algunas
veces es
conveniente convertir el
diagrama en un diagrama de estado
y
entonces usar los procedimientos de circuito
secuencial para diseñar
el
controt lógico.
r " --lIL.
.
..,
)
figura
5
bloque ASM
Como una ilustración, el diagrama ASM en
la
figura
5 se
dibuja como un diagrama de
estado en la figura
6.
Los tres estados están simbolizados por circulas con su valor binario
escrito dentro de cada circulo. Las lineas dirigidas indican las condiciones que determinan
el
estado siguiente.
Las operaciones incondicionales y condicionales que deben llevarse
a
cabo no se
indican en
el
diagrama de estado.
página
3-3