Página 65 - Coordinación de Servicios de Información

Electrónica física
db Oblea después de la segunda
mascarilla y de la remoción
del silicio pollcrlstallno.
La Implantación de lonas
definiré la zona de fuente
y drenaJe.
Masc arilla 2
I Fósforo I
~
[Slo~1 [SIO~ I
~I SIlicio tipo p I
Ü Oblea después de la tercera
mascarilla Algunas zonas
del silicio y del silicio
O O pollcrlstallno quedan expuestas
para permitir los contactos
eléctricos.
Silicio tipo p
Mascarilla 3
mi Oblea después de la cuarta
mascarilla Las zonas metálicas
han sido delineadas hasta
=-El o 0 la periferia, donde
se conec taré al exterior.
Mascarilla 4
Fig ura 11.36. Secuencias finales en el proceso NMOS.
todos los detalles es primordial. Baste recordar
que un lote virgen de obleas (que incluye 20)
puede costar 20.00 dólares y después de proce–
sado (con las semanas o meses de esfuerzo que
ello implica) llega a costar 10 000.
A continuación presentamos tres ilustraciones
sobre el proceso de diseño asistido por compu–
tadora. La primera ilustración (figura 11.37)
muestra el diagrama de una compuerta NANO
usando la tecnología NMOS (dos transistores y un
resistor) por medio de la herramienta MAGIC. Este
programa contiene las reglas de diseño y permite
la construcción de las mascarillas; en este caso la
distancia mínima es de cinco micrómetros. En el
diagrama aparecen, además, cinco transistores
con diferente geometría. En este diagrama es
64
posible diferenciar las regiones como las de me–
tal, de silicio policristalino en la compuerta,
etcétera.
La simulación del proceso tecnológico se reali–
za por medio de SUPREM m, que d etermina los
parámetros eléctricos a partir de la simulación de
los procesos tecnológicos. En la figura aparece la
simulación de la fabricación de la compuerta del
transistor NMOS, el programa que describe el pro–
ceso y las condiciones de fabricación y los resul–
tados de la distribución de impurezas obtenidas
por la simulación con la gráfica del perfil de
impurezas. Finalmente se presenta el análisis de
los parámetros de uno de los transistores MOSFIT,
el más grande, usando el analizador de paráme–
tros HP4145oc.